문서 ID: 000077697 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-30

50G Interlaken IP 코어 tx_lanes_aligned 신호가 Arria 10 장치에서 예기치 않게 설정 해제될 수 있음

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    50G Interlaken IP 코어가 Arria 10 장치에 구성된 경우 예기치 않게 신호를 해제합니다 tx_lanes_aligned . 이 문제가 발생합니다 기본적으로 IP 코어는 경로에서 충분한 버퍼링을 제공하지 않기 때문입니다. TX 사용자 데이터 전송 인터페이스에서 트랜시버로.

    해결 방법

    이 문제를 방지하려면 RTL 값을 BYPASS_LOOSEFIFO 설정합니다 매개 변수를 0 값으로 설정합니다. 다음 중 하나를 편집할 수 있습니다. ilk_core_50g_150/synth/ilk_core_50g.sv 파일을 열거나 0 값을 지정합니다. IP 코어를 인스턴스화할 때 이 매개 변수에 대해 설명합니다.

    이 문제는 50G Interlaken IP 코어 버전 15.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.