설명
이 오류는 HDL 코드가 진정한 듀얼 포트 동기식 RAM을 유추하지만 출력 데이터 포트 중 하나가 설계에서 연결되지 않은 경우 Quartus® II 소프트웨어 버전 9.0에서 발생할 수 있습니다.
해결 방법
이 오류를 해결하려면 연결되지 않은 출력 데이터 포트를 HDL 코드의 레지스터에 연결하십시오.
이러한 레지스터에 팬아웃이 없는 경우 합성 특성 또는 팬아웃 없는 레지스터 노드 유지 논리 옵션을 사용하여 noprune 합성 중에 레지스터가 제거되지 않도록 할 수 있습니다. 이 속성 또는 로직 옵션에 대한 자세한 내용은 Quartus II 핸드북의 Quartus II 통합 합성 장을 참조하십시오.
이 문제는 Quartus II 소프트웨어 버전 10.0부터 해결됩니다.