VCS 시뮬레이터로 시뮬레이션

DDR 및 DDR2 SDRAM 고성능 컨트롤러 MegaCore 함수는 VCS 시뮬레이터를 완전히 지원하지 않습니다.

이 문제는 모든 구성에 영향을 줍니다.

디자인은 시뮬레이션하지 않습니다.

다음과 같은 해결 방법이 있습니다.

VHDL의 경우 다음 코드를 변경합니다.

• 파일 <variation name>_example_driver.vhd에서 333행과 503행 사이의 모든 when 명령문 변경 에서 when std_logic_vector’(“<bit_pattern>”) 로 when “<bit_pattern>”.
• testbench\<example name>_tb 파일에서 줄 191을 에서 signal zero_one(gMEM_BANK_BITS -1 downto 0) := (0 => ‘1’, others => ‘0’) 로 signal zero_one(gMEM_BANK_BITS -1 downto 0) := (\'1\', others=> \'0\')변경합니다.

Verilog HDL의 경우:

변경할 필요가 없습니다. Verilog 분석기 집합에 대한 호출 v2k Verilog 2000 구조를 활성화하는 스위치입니다.

이 문제는 DDR의 향후 버전에서 수정될 예정입니다. ALTMEMPHY IP 탑재 DDR2 SDRAM 컨트롤러.