문서 ID: 000078151 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-20

Arria 10 장치에서 탁구 PHY로 가능한 타이밍 위반

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 Ping을 사용하는 DDR3 및 DDR4 인터페이스에 영향을 미칩니다. Arria 10 장치에서 퐁 PHY 기능.

    보조 하드에서 전송에 대한 설정 타이밍 위반 Instantiate를 사용하는 인터페이스에서 코어 로직에 대한 메모리 컨트롤러가 발생할 수 있습니다 . 메모리에서 탁구 PHY 옵션을 공유하는 컨트롤러 2개 클럭 주파수는 1067MHz보다 빨라집니다.

    해결 방법

    이 문제의 해결 방법은 느린 메모리를 지정하는 것입니다. 클럭 주파수.

    이 문제는 버전 15.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.