문서 ID: 000078236 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-02-13

LVDS 입력 및/또는 출력이 Stratix V, Arria V 및 Cyclone V 장치에서 출력되는 IO 은행용 VCCIO 및 VCCPD 전압 조합은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다음 tableillustrates는 LVDS 입력 및/또는 출력이 Stratix® V, Arria® V 및 Cyclone® V 장치에서 IO 은행을 위한 VCCIO 및 VCCPD 조합을 지원합니다.

 

 

VCCPD(V)

2.5

VCCIO(V)

3.3

-

3.0

-

2.5

입력/출력

1.8

입력

1.5

입력

1.2

입력


 

 

 

 

 

 

 

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.