문서 ID: 000078279 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-17

장치 구성 전 또는 도중에 활성화된 Altera 트랜시버 기반 장치의 REFCLK 입력 핀의 온칩 바이어스 네트워크입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, REFCLK 입력 핀의 온칩 바이어스 네트워크는 Stratix® II GX, Stratix IV GX 및 Arria® GX 장치와 같은 Altera® 트랜시버 기반 제품의 장치 구성 전후에 비활성화됩니다.

 

REFCLK가 AC 결합된 경우, 적용된 신호가 절대 Vmin 사양의 두 배 이상인 경우 REFCLK 입력의 절대 Vmin을 초과할 수 있습니다. 이 작업은 피해야 합니다. 예를 들어, 장치 절대 Vmin이 -300mV인 경우 신호 드라이버의 차등 전압이 600mV를 초과해서는 안 됩니다.

 

이 시나리오를 피하려면 Altera 다음 세 가지 옵션 중 하나를 권장합니다.

 

  • 절대 Vmin 한계의 두 배 크기를 초과하지 않는 차등 출력 전압을 가진 클럭 드라이버를 선택하십시오.
  • 클럭 드라이버의 차등 출력 전압이 절대 Vmin 한계의 두 배 이상인 경우 신호를 감쇠합니다.
  • FPGA 구성될 때까지 클럭 드라이버를 비활성화합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® GX FPGA
Arria® II FPGA
Stratix® II GX FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.