문서 ID: 000078296 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-01-15

UniPHY 외부 메모리 인터페이스 IP가 매개변수의 동적 재구성을 지원합니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    아니요, UniPHY IP 매개변수의 동적 재구성은 지원되지 않습니다.

    해결 방법

    UniPHY IP는 관리자 도구의 메가 기능 플러그를 사용하거나 QSYS 또는 SOPC 빌더의 IP 구성 요소로만 매개 변수화할 수 있습니다.  매개변수가 변경된 경우, 매개변수가 재생성되어야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 23 제품

    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA
    Stratix® FPGA
    Arria® FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® II GZ FPGA
    Cyclone® V ST SoC FPGA
    Arria® II GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.