문서 ID: 000078524 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-11-26

DSP 빌더 메모리 인터페이스 버스에 NCO 또는 FIR이 연결되어 있는데 잘못된 읽기 데이터가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    DSP 빌더 메모리 인터페이스 버스에 NCO 또는 FIR 구성 요소가 있는 경우 메모리 읽기 버스트 끝 또는 단일 메모리 읽기 끝에 잘못된 읽기 데이터가 표시될 수 있습니다.

    해결 방법

    이는 Quartus® II 소프트웨어의 문제 때문입니다.

    해결 방법은 NCO 또는 FIR 필터를 0이 아닌 주소로 이동하는 것입니다.

    이 문제는 Quartus® II 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 20 제품

    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    인텔® Arria® 10 GT FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    인텔® Arria® 10 GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    인텔® Arria® 10 SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.