문서 ID: 000078532 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2016-08-31

Altera_PLL 메가 기능의 PLL 보상 대상은 어떻게 설정합니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    PLL에 보상된 클럭이 지정되어 있지 않으면 Quartus® II fitter 보고서에 다음 경고가 표시됩니다.

     

    경고(177007): 위치 지정된 보상할 PLL 클럭이 없습니다 - Fitter는 모든 PLL 클럭을 보상하려고 시도합니다.

    정보(177008): altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL

    해결 방법

    보상된 클럭 대상(ALTPLL 메가 기능 GUI에서 직접 수행할 수 있음)을 지정하는 방법은 "일치 PLL 보상 클럭" 할당을 하는 것입니다.  PLL 클럭 노드의 구문은 할당 편집기에서 저장되도록 특정해야 합니다.  노드 파인더의 포스트 컴파일 필터에서 *outclk_wire*를 필터링합니다.

    예를 들어:

    예:inst|example_0002:example_inst|altera_pll:altera_pll_i|outclk_wire[0]

    Altera_PLL 인스턴스에서 outclk_wire[0]이 C0에 해당하는 경우.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.