문서 ID: 000078585 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-11-20

Quartus® II 12.0SP2의 DDR3 UniPHY 기반 컨트롤러에서 avl_ready 낮게 고정된 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 12.0SP2에서 DQS 추적은 Stratix® V에서 533MHz 이상, Arria® V에서 450MHz 이상으로 작동하는 DDR3 컨트롤러에 대해 활성화됩니다. DQS 추적이 활성화되면 추적을 제어하기 위해 시퀀서 추적 관리자(sequencer_trk_mgr.sv)가 생성됩니다.

    sequencer_trk_mgr.sv 파일에는 cfg_num_dqs 신호가 3비트일 뿐이며 최대 7개의 DQS 그룹을 지원할 수 있는 문제가 있습니다. 64비트(8DQS 그룹) 또는 128비트(16DQS 그룹)인 DDR3 인터페이스의 경우 시퀀서 트랙 관리자가 잠기면 버스 지원 신호 Avalon avl_ready 낮게 고정됩니다.

     

     

    해결 방법

    이 문제는 인텔® Quartus® Prime 소프트웨어 버전 12.1에서 해결되었습니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 13 제품

    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® III FPGA
    Stratix® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.