- HDL(하드웨어 설명 언어) 파일로 사용자 지정 엔터티를 정의합니다.
- 설계가 sclr와 클럭을 사용하는지 여부에 관계없이 동기식 클리어(
sclr
) 및 클럭을 엔티티의 입력으로 선언합니다. 이러한 입력은 전역 클럭 핀과 전역 동기로 라우팅됩니다. 핀을 맑게 하십시오. 엔터티에 클럭 및/또는 전역 동기화가 필요하지 않은 경우, 여전히 이러한 신호를 입력으로 선언하고 연결되지 않은 상태로 두십시오. - .mdl 파일을 만들고 1단계에서 HDL 파일과 동일한 디렉토리에 저장합니다.
- MDL 파일에서 하위 시스템 블록을 만들고 사용자 지정 엔터티와 동일한 이름을 할당합니다.
- 하위 시스템 블록의 입력 및 출력을 입력 및 출력과 동일한 이름으로 할당합니다. 사용자 지정 엔터티입니다. sclr 및 clock용 하위 시스템 블록에 입력을 만들 필요가 없습니다.
- 하위 시스템 블록 내에서 모든 입력 및 출력을 "Black Box" 유형의 Altbus 블록에 연결합니다. 입력 출력"
- 하위 시스템 블록 내에서 사용자 지정 엔터티의 기능을 설명합니다. 사용자 지정 모듈의 기능을 설명하려면 사용 가능한 라이브러리에서 블록을 사용할 수 있습니다(예: Simulink 라이브러리, Altera® 라이브러리, 통신 블록셋 라이브러리 등).
DSP Builder 버전 1.0에서 블랙박스 구성 요소를 만들려면 어떻게 합니까?
1
보증 제외
본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.