문서 ID: 000078705 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-10-15

중요 경고: 활성 직렬 구성 모드는 INIT_DONE 핀이 활성화되지 않고 선택됩니다. 구성 설정 및 보드 설계에 따라 설계에서 INIT_DONE 핀을 활성화해야 할 수도 있습니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® V, Arria® V 또는 Cyclone® V 장치를 타겟팅할 때 이 중요 경고 메시지를 받을 수 있으며 Quartus® II 프로젝트에서 선택적 INIT_DONE 기능을 활성화하지 않았습니다.

해결 방법

활성 직렬(AS) 다중 장치 구성 모드에서 Altera 구성 체인의 장치에 대한 Quartus II 소프트웨어에서 INIT_DONE 출력 핀 옵션을 활성화할 것을 권장합니다. INIT_DONE 핀을 마스터 장치와 슬레이브 장치 사이에 묶지 마십시오. 각 장치의 INIT_DONE 상태를 모니터링하여 사용자 모드로의 성공적인 전환을 보장합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 13 제품

Stratix® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.