문서 ID: 000078747 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-04

JTAG IDCODE 읽기는 사전 구성 BSDL 파일로 Arria II, Arria V, Stratix III, Stratix IV 또는 Stratix V 장치의 경계 스캔을 수행할 때 실패합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 사전 구성 BSDL 파일을 사용할 때는 nCONFIG 핀이 낮게 당겨진 상태에서 경계 스캔을 퍼포밍해야 합니다. 그러나 nCONFIG 핀이 낮게 당겨지면 장치에서 읽은 장치 JTAG IDCODE가 BSDL 파일에 저장된 장치와 일치하지 않을 수 있습니다.
해결 방법 nCONFIG(및 nSTATUS) 핀이 높을 때 JTAG IDCODE 읽기가 수행되어야 합니다. 또는 경계 스캔을 수행할 때 nCONFIG가 높아야 하는 포스트 구성 BSDL 파일을 사용하십시오.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 9 제품

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® IV E FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.