문서 ID: 000078803 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-02-04

Qsys 슬레이브 구성 요소에 대한 AXI 슬레이브 ID 비트 폭은 어떻게 해결합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

AXI™ 슬레이브 ID 비트 폭은 다음을 통해 결정됩니다.

maximum_master_id_width_in_the_interconnect log2(number_of_masters_in_the_same_interconnect)

예를 들어:

AXI 슬레이브가 3개의 AXI 마스터에 연결되고 세 마스터의 최대 AXI 마스터 ID 길이가 5비트인 경우 AXI 슬레이브 ID는 7비트여야 합니다.

5 bits 2 bits (log2(3 masters)) = 7

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.