문서 ID: 000078841 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-08-06

PCI Express용 Altera 하드 IP를 시뮬레이션할 때 이 메시지가 표시되는 이유: #FATAL: <sim time=""> 현재 링크 속도가 지원되지 않는가요?</sim>

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    PCI® Express Hard IP 코어의 Avalon®-ST 변형을 사용하여 직접 Qsys 프로젝트를 만들고 Altera® 예제 응용 프로그램(Altera 만든 예시 설계에 "APPS"라는 제목)을 포함하지 않고 드라이브하지 않으면 이 메시지가 표시됩니다. pld_core_ready 하드 IP 인스턴스화에 대한 신호입니다.

    전체 메시지 세트는 다음과 같습니다.
    # FATAL: 현재 링크 속도가 지원되지 않음
    # 실패: 치명적인 오류로 인해 시뮬레이션이 중지되었습니다!

    해결 방법

    드라이브 pld_core_ready 하드 IP 코어 인스턴스화에서 1\'b1로 신호.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 17 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    인텔® Arria® 10 GT FPGA
    Arria® V GT FPGA
    인텔® Arria® 10 GX FPGA
    Cyclone® V E FPGA
    인텔® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.