문서 ID: 000078896 콘텐츠 형태: 오류 메시지 마지막 검토일: 2014-07-17

오류: {variation_name}_p0_pin_map.tcl: PLL 참조 클럭을 찾지 못했습니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    UniPHY 기반 메모리 컨트롤러에 대한 PLL 참조 클럭 입력이 다른 PLL에서 공급될 때 위의 오류가 나타날 수 있습니다. PLL을 캐스케이드하는 것은 권장되지 않지만 허용되며 설계는 경고와 함께 컴파일되어야 하지만 오류는 없습니다.

    위의 오류의 원인은 참조 클럭의 계층 수준 수가 _p0_pin_map.tcl 파일의 _p0_get_input_clk_id 절차의 값을 초과했다는 것입니다.

    해결 방법

    다음 단계를 수행하여 오류를 해결합니다.

    • _p0_pin_map.tcl 파일 열기
    • 문자열 results_array 9 검색
    • 값을 9에서 더 큰 값(예: 20)으로 변경합니다.
    • _p0_pin_map.tcl 파일 저장
    • 디자인을 다시 컴파일하면 위의 오류가 표시되지 않습니다.

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V GS FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.