중요 문제
설명
SOPC 빌더를 사용하여 생성할 때 시뮬레이션이 실패합니다. Stratix 대상으로 하는 설계용 Verilog HDL 또는 VHDL 시뮬레이션 모델 V 장치.
이 문제는 모든 트리플 스피드 이더넷 설계 타겟팅에 영향을 미칩니다. Stratix V 장치.
해결 방법
해결 방법이 없습니다.
이 문제는 향후 트리플 스피드 버전에서 해결됩니다. 이더넷 메가코어 기능.