문서 ID: 000079111 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-08-13

Quartus II 소프트웨어가 설계에서 PLL을 병합하는 것을 어떻게 막을 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

.qsf 파일에 다음 할당을 추가하여 Quartus® II 소프트웨어에서 PLL 병합을 비활성화할 수 있습니다.

set_global_assignment -name AUTO_MERGE_PLLS OFF

이 설정은 또한 할당 메뉴에서 액세스 할 수 있습니다, 설정 -> Fitter 설정 -> 더 적합 설정 을 클릭하여.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Stratix® II FPGA
Stratix® FPGA
인텔® MAX® 10 FPGA
Cyclone® V FPGA 및 SoC FPGA
Cyclone® IV FPGA
Cyclone® III FPGA
Cyclone® II FPGA
Cyclone® FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
Arria® V FPGA 및 SoC FPGA
Arria® II FPGA
Arria® GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.