문서 ID: 000079122 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

ALTPLL 인텔® FPGA IP PHASEDONE과 SCANCLK의 관계는 어떻게 됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PHASEDONE 디저션(Low)은 SCANCLK 상승 에지와 동기화되며 PHASEDONE 어설션(높음)은 ALTPLL 인텔® FPGA IP SCANCLK 와 비동기입니다.

해결 방법

N/A

관련 제품

이 문서는 다음 항목에 적용됩니다. 13 제품

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
HardCopy™ III ASIC 장치
HardCopy™ IV GX ASIC 장치
HardCopy™ IV E ASIC 장치

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.