설명
기본 입력 및 출력 보정 종료 저항 값은 _p0_pin_assignments.tcl 스크립트를 실행하여 적용됩니다.
보드 수준 시뮬레이션을 수행하고 신호 무결성을 최적화한 후 사용자는 이러한 값을 변경하는 것을 고려할 수 있습니다.
보드 수준 시뮬레이션을 수행하고 신호 무결성을 최적화한 후 사용자는 이러한 값을 변경하는 것을 고려할 수 있습니다.
해결 방법
아래는 보정된 OCT의 주요 규칙입니다.
1) 사용 중인 신호 I/O 표준과 장착할 RZQ 저항 값에 대해 보정된 종단 저항 값이 지원되는지 확인하십시오.
자세한 내용은 장치 핸드북의 I/O 장 OCT 섹션을 참조하십시오.
2) IO 블록 내의 6핀은 모두 이 솔루션에 설명된 것과 동일한 보정된 종료 저항 값을 가지고 있어야 합니다.
DQ 그룹화 핀 할당이 ON-Chip 종단(OCT) 블록 사용에 미치는 영향
Stratix V 장치에서?
3) 단일 OCT 교정 블록(종단 제어 블록)은 하나의 시리즈와 하나의 병렬 저항 값으로 보정된 종료 요구 사항을 가진 I/O 핀을 지원할 수 있습니다.
이러한 시리즈 및 병렬 보정된 종료 저항은 서로 다른 값일 수 있습니다.
예를 들어, GND에 240옴 저항기가 장착된 RZQ 핀과 SSTL-135 I/O를 사용하는 DDR3L 인터페이스를 사용하면 34옴의 시리즈 보정 종료와 40옴의 병렬 보정 종료가 지원됩니다.
입력 및 출력 종료 할당의 UniPHY IP 보정 OCT 저항 값을 변경한 후 프로젝트가 성공적으로 맞는지 확인하고 타이밍을 닫습니다. OCT 관련 경고 또는 중요 경고를 확인하십시오.