문서 ID: 000079245 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-04

afi_reset_export_n 포트는 무엇에 사용됩니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    afi_reset_export_n 포트는 무엇에 사용됩니까?

    해결 방법

    Quartus® II 소프트웨어 버전 13.0부터 UniPHY IP를 사용하는 메모리 컨트롤러는 PLL 공유가 활성화되지 않거나 PLL 공유가 마스터로 설정된 경우 추가 포트 afi_reset_export_n 생성합니다.

    이 포트는 afi_reset_n 포트의 복제이며 PLL 공유 슬레이브 컨트롤러의 afi_reset_n 포트에 연결할 수 있습니다. PLL이 공유되지 않는 경우 afi_reset_export_n 포트는 부동 상태로 둘 수 있습니다. afi_reset_n 출력 포트는 여전히 사용자 논리에 연결하는 데 사용해야 합니다.

    이 포트가 어떻게 사용되는지에 대한 예는 UniPHY IP로 생성된 예제 설계를 참조하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 20 제품

    Cyclone® V SX SoC FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® II GZ FPGA
    Arria® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.