문서 ID: 000079255 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-03-04

* 오류: 모듈 매개변수 'CFG_CMD_GEN_OUTPUT_REG'은 alt_mem_ddrx_controller.v에서 재정의할 수 없습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    ModelSim-인텔® FPGA DDR3 UniPHY 컨트롤러를 시뮬레이션할 때 위의 오류가 나타날 수 있습니다. 오류의 원인은 ModelSim vsim 정교화 호출에서 컴파일 라이브러리의 순서입니다.

    해결 방법

    DDR3 컴파일된 파일이 포함된 라이브러리가 명령에 먼저 나열되어 있는지 확인해야 합니다. 이 경우 작업 디렉토리에는 DDR3 컴파일된 파일이 포함됩니다.

    vsim -novopt -t ps -L 작업 -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L altera_mf -L altera_lnsim -L stratixiv <top_level_filename>

    <IP_variation_name>_sim /멘토 디렉토리에 제공된 msim_setup.tcl 파일에서 파일 및 라이브러리 순서를 따르는 것이 좋습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 20 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.