문서 ID: 000079523 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-09-26

Stratix V 장치를 대상으로 하는 컴파일 실패

환경

  • 인텔® Quartus® II 구독 에디션
  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    트리플 스피드 이더넷을 포함하고 대상을 지정하는 설계 Stratix V 장치, 유효한 라이선스를 가지고 있더라도 컴파일하지 마십시오. IP 코어를 위한 것입니다. http://www.altera.com/support/kdb/solutions/rd03082011_116.html Altera 솔루션 rd03082011_116 참조하십시오.

    이 문제는 모든 트리플 스피드 이더넷 MegaCore 기능에 영향을 미칩니다. Stratix V 장치를 대상으로 하는 설계.

    해결 방법

    이 문제를 해결하려면 이 IP에 대한 유효한 라이선스가 있는 경우 코어, 다음 단계를 따르십시오.

    • Quartus II 소프트웨어 설치 업그레이드 10.1 서비스 팩 1 버전으로.
    • Quartus II 소프트웨어 설치에 패치 1.19를 적용하십시오.
    • 설계에서 IP 코어 및 기타 모든 것을 재생성합니다. 이 문제의 영향을 받습니다.
    • 디자인을 다시 컴파일합니다.

    이 문제는 트리플 스피드 이더넷 버전 11.0에서 해결되었습니다. MegaCore 기능.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.