문서 ID: 000079577 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-05-07

Qsys 시스템의 루프백 시뮬레이션에서 UART RX 및 TX 라인이 작동하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Qsys에서 RS232 UART IP 코어의 행동 시뮬레이션을 수행할 때, 터미널 에뮬레이션 모델은 사용자 정의 RS232 입력 및 출력을 제공하기 위해 시뮬레이션됩니다.  이 문서는 섹션의 임베디드 주변 장치 사용자 가이드에 설명되어 있습니다.

    http://www.altera.com/literature/ug/ug_embedded_ip.pdf

    루프백 또는 다른 RS232 장치에 연결하는 등의 테스트를 위해 동작 시뮬레이션에서 직렬 RX 및 TX 핀을 직접 사용할 수 없습니다.

    이 제한은 타이밍 시뮬레이션에 영향을 미치지 않으므로 RX 및 TX 핀을 정확하게 모델링합니다.

    해결 방법

    향후 버전의 UART IP에 대한 시뮬레이션 지원이 향후 버전에 포함될 수 있습니다.  이 기능에 관심이 있다면 MySupport를 통해 서비스 요청을 제출하여 관심을 등록하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.