문서 ID: 000079625 콘텐츠 형태: 오류 메시지 마지막 검토일: 2011-11-15

Stratix V 디자인에 대한 경고 메시지

환경

  • 인텔® Quartus® II 구독 에디션
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Stratix V 장치를 대상으로 하는 디자인을 컴파일할 때, Quartus II 소프트웨어에 다음 경고 메시지가 표시됩니다. 다음과 같은 다양한 값을 요구 합니다.

    Warning: Ignored filter: *alt_xcvr_csr_ could not be matched with a register Warning: Ignored set_false_path: Argument is an empty collection Warning: Ignored filter: *altera_tse_reset_synchronizer_chain*|aclr could not be matched with a pin

    경고 메시지를 안전하게 무시할 수 있습니다. 이 문제는 영향을 미칩니다. 모든 Stratix V 디자인.

    해결 방법

    해결 방법이 없습니다. 이 문제는 향후 버전에서 해결될 것입니다. 트리플 스피드 이더넷 메가코어 기능.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.