문서 ID: 000079649 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-08-18

Arria V, Cyclone V 또는 Stratix V 장치 트랜시버 툴킷 TCL 스크립트가 제대로 작동하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

트랜시버 재구성 컨트롤러 IP가 QSYS 메모리 맵 주소 0x0800 배치되지 않으면 Arria® V, Cyclone® V 또는 Stratix® V 장치 트랜시버 툴킷 TCL 스크립트가 제대로 작동하지 않을 수 있습니다.

Transceiver Toolkit 제어판에서 사용하는 일부 TCL 스크립트는 재구성 컨트롤러 IP에 대한 0x0800 하드 코딩된 메모리 매핑 주소를 참조합니다. 재구성 컨트롤러 IP가 QSYS 프로젝트의 주소 0x0800 배치되지 않으면 TCL 스크립트가 제대로 작동하지 않을 수 있습니다.

해결 방법

이 문제를 해결하려면 트랜시버 툴킷 설계 QSYS 시스템을 열고 트랜시버 재구성 컨트롤러 IP를 주소 0x0800 배치하십시오.

트랜시버 재구성 컨트롤러 IP를 QSYS 주소에 배치한 후 0x0800 Quartus® II 프로젝트를 다시 컴파일해야 합니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 16 제품

Cyclone® V SX SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA 및 SoC FPGA
Arria® V GT FPGA
Cyclone® V FPGA 및 SoC FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.