문서 ID: 000079806 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix 및 Cyclone 시리즈 장치 PLL에서 사용할 수 있는 플레나와 어셋 신호의 차이점은 무엇입니까? PLL을 초기화하는 데 어떤 신호를 사용해야 합니까?

환경

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    pllena의 기능은 모든 Altera PLL의 아세트와 동일합니다. pllena와 areset을 모두 사용하여 PLL을 초기화할 수 있습니다. Pllena는 장치의 모든 PLL을 제어하고, areset은 PLL당 PLL을 초기화합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Stratix® FPGA
    Cyclone® FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.