문서 ID: 000079907 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-07-02

어떤 HPS SDRAM 컨트롤러 명령 포트가 어떤 AXI 인터페이스와 연결되어 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Cyclone® V 및 Arria® V HPS SDRAM 컨트롤러는 최대 3개의 AXI™ 인터페이스를 허용합니다. 다음은 SDRAM 컨트롤러 명령 포트를 AXI 인터페이스 읽기/쓰기 채널에 매핑하는 방법을 보여줍니다.

    • 명령 포트 0: f2h_sdram0 AXI 읽기 명령
    • 명령 포트 1: f2h_sdram0 AXI 쓰기 명령
    • 명령 포트 2: f2h_sdram1 AXI 읽기 명령
    • 명령 포트 3: f2h_sdram1 AXI 쓰기 명령
    • 명령 포트 4: f2h_sdram2 AXI 읽기 명령
    • 명령 포트 5: f2h_sdram2 AXI 쓰기 명령

    해결 방법

    이 정보는 Arria® V 및 Cyclone® V 핸드북의 릴리스 15.1부터 포함됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.