문서 ID: 000079915 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-10-10

PCI Express 컴플라이언스 테스트가 Gen2 컴플라이언스 패턴을 생성하지 않음

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    PCI Express MegaCore 함수는 Gen2를 생성하지 않습니다. Stratix IV에서 하드 IP 구현을 위한 규정 준수 패턴 하드 IP 리셋 회로가 트랜시버를 잡고 있기 때문에 GX 장치 에서 재설정합니다.

    이 문제는 PCI Express의 하드 IP 구현에 영향을 미칩니다. 재설정을 사용하는 Stratix IV GX 장치를 대상으로 하는 MegaCore 기능 .v 또는 .vhd MegaCore 함수에 대한 체계 "리셋 및 클럭" 챕터에 설명된 대로 PCI Express 컴파일러 사용자 가이드. ( _plus.v 또는 .vhd MegaCore에는 영향을 미치지 않습니다. ).

    해결 방법

    해결 방법은 신호의 정의를 수정하는 것입니다. rx_digitalreset_serdes .v 또는 .vhd 파일 규정 준수 테스트를 실행할 때. 필요한 수정 사항을 보여줍니다. 컴플라이언스 테스트 및 정상 작동에 대한 정의를 위한 것입니다.

    규정 준수 테스트 및 rx_digitalreset_serdes 정의 정상 작동
    // Use this assignment for compliance testing assign rx_digitalreset_serdes = rc_rx_digitalreset; // Use this assignment for operation in non-compliance mode assign rx_digitalreset_serdes = rc_rx_digitalreset | rst_rxpcs;

    또한 예약된 test_in 비트(test_in[32]) 리셋 회로에 대한 입력으로 정의되어야 합니다. DUT가 규정 준수 테스트를 수행하고 있습니다. 언제 test_in[32] 입니까? 리셋 회로의 부분인 1로 설정하여 컴플라이언스 버그가 우회됩니다. 이 비트가 0으로 설정되면 PCI Express MegaCore 기능은 정상적인 작동 모드에서 작동합니다.

    이 문제는 PCI Express MegaCore 버전 10.1에서 해결되었습니다. 함수.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® IV FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.