문서 ID: 000080190 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-29

프로젝트에 대해 제공된 JTAG Debug Information(.jdi) 파일은 모든 노드가 계층 구조 정보를 가지고 있지 않기 때문에 지정된 대상 장치와 일치하지 않는 것으로 보입니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 12.0 이상에 문제가 발생하여 Quartus II 소프트웨어 출력 파일이 기본 위치 이외의 디렉토리로 설정되어 있는 경우 이 오류가 발생할 수 있습니다. 기본 위치는 프로젝트와 동일한 위치입니다.

    해결 방법

    이 문제를 해결하려면 생성한 .jdi 파일을 프로젝트 출력 디렉토리에서 .qpf 파일이 있는 디렉토리로 복사합니다. 외부 메모리 인터페이스 툴킷을 열고 설계를 연결하는 일반적인 절차를 따르십시오.

    이 문제는 Quartus II 소프트웨어 버전 12.1부터 해결되었습니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 20 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.