문서 ID: 000080203 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-07-30

PCI Express용 Arria 10 하드 IP가 CRA 내부 구성 공간 레지스터에 대해 절대 CraWaitRequest_o 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 Avalon®-MM 모드에서 PCI Express®용 Arria® 10 하드 IP의 문제로 인해 제어 레지스터 액세스(CRA) 웨이트레퀴스트 신호()CraWaitRequest_o) CRA 구성 공간 레지스터에 대한 액세스에 대한 deasserts(오프셋 0x3c00 - 0x3c6c).
    해결 방법

    altpciexpav128_cr_avalon.v 파일에서 ~ 줄 340부터 시작하는 다음 블록을 수정하여 민감도 목록에 굵게 항목을 추가합니다.

    반환된 읽기 데이터를 선택하고 유효한 읽기
    항상 @(addr_decode_reg 또는 AdTrReadData_i 또는 AdTrReadDataVld_i
    A2PMbReadData_i 또는 A2PMbReadDataVld_i 또는
    P2AMbReadData_i 또는 P2AMbReadDataVld_i 또는
    RuptReadData_i 또는 RuptReadDataVld_i 또는
    RpReadData_i 또는 RpReadDataVld_i 또는
    RdBakReadData_i 또는 RdBakReadDataVld_i 또는 CfgReadDataVld_i)

    이 문제는 Quartus® II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 16 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    인텔® Arria® 10 GT FPGA
    Arria® V GT FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.