문서 ID: 000080276 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix V GX 장치의 지연 시간 PHY IP에서 수신기 비트슬립이 작동하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 10.1 및 10.1 SP1 소프트웨어를 잘못 사용하면 RX Bitslip 옵션을 선택할 수 있습니다.  수신 비트슬립 옵션은 Stratix® V GX 장치의 지연 시간 PHY IP에서 지원되지 않습니다. IP Megawizard™ 흐름에서 이 옵션을 선택할 수 없습니다.

이 문제는 향후 Quartus II 소프트웨어 버전에서 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.