문서 ID: 000080386 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-08-16

오류(19169): 주변기기와 DSP 또는 RAM 간의 전송으로 인해 타이밍 전송이 불가능합니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 오류는 인텔® Stratix® 10에서 발생할 수 있습니다. 이는 인텔® Stratix®10 장치가 코어 FF(플립 플롭) 및 LUT(룩업 테이블)를 사용하여 주변부와의 전송만 지원하기 때문입니다.

해결 방법

해결 방법은 주변기기 사이에 FF 또는 LUT를 추가하는 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.