인텔® Quartus® Prime Software 버전 18.1 업데이트 1 이전의 문제로 인해 VHDL에서 생성된 시뮬레이션 파일이 있는 RS232 UART IP에 대한 시뮬레이션을 실행하는 동안 시뮬레이터 로그 파일에서 언바운드 구성 요소 'MY_UART_TESTIP_RS232_0'에 대한 경고 메시지가 표시될 수 있습니다. 시뮬레이션을 위한 일부 IP 파일이 누락되어 있습니다.
이 문제를 해결하려면 플랫폼 디자이너에서 RS232 UART IP 시뮬레이션 파일을 생성하는 동안 Verilog를 선택합니다.