문서 ID: 000080478 콘텐츠 형태: 오류 메시지 마지막 검토일: 2020-10-07

내부 오류: 하위 시스템: LAB, 파일: /quartus/적법성/lab/lab_nd_config_creator_module.cpp, Line: 1062 불법 ALE가 감지되었습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro 에디션 소프트웨어 버전 20.1 및 20.2의 문제로 인해 해당 단계에서 이 내부 오류가 나타날 수 있습니다. 이 문제는 eSRAM 인텔® Stratix® 10 FPGA IP를 대상으로 하는 설계에서만 발생합니다.

    해결 방법

    이 문제를 해결하려면 다음 작업을 수행하십시오.

    1. 열기 /esram_1914/synth/_1914_<>.sv

    2. c0_sd_n_0_reg 신호를 찾아 다음과 같이 altera_attribute 제거합니다.

    (이전)           (* altera_attribute = "이름 FORCE_HYPER_REGISTER_FOR_UIB_ESRAM_CORE_REGISTER ON"*) 로직 c0_sd_n_0_reg/* 합성 dont_merge */;

    (후) 로직 c0_sd_n_0_reg/* 합성 dont_merge */;

    3. 다른 eSRAM 채널을 사용하는 경우 c1_sd_n_0_reg c7_sd_n_0_reg 다른 모든 신호에 대해 동일한 변경 사항을 반복합니다.

     

    이 문제는 인텔® Quartus® Prime Pro 에디션 소프트웨어 버전 20.3부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.