문서 ID: 000080581 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

서명되지 않은 신호가 있는 프리더 모드를 사용할 때 하드웨어 및 소프트웨어 시뮬레이션 결과가 다릅니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 시뮬레이션 문제는 Quartus II 소프트웨어 릴리스 버전 13.0에서 발견되었지만 버전 11.1에서 13.0까지 영향을 미칩니다. 설계에서 디지털 신호 처리(DSP) 또는 미디어 액세스 제어(MAC) WYSIWYG를 직접 인스턴스화할 때, 하드웨어 및 서명되지 않은 신호가 있는 프리더 모드를 사용할 때 소프트웨어 시뮬레이션 결과가 다릅니다. 시뮬레이션 결과는 프리더 빼기와 서명되지 않은 프리더 입력이 동시에 사용될 때 다릅니다. 하드웨어에서 프리더 입력이 확장되어 모든 항목이 확장됩니다. 승수에 대한 입력은 서명된 것으로 처리됩니다. 이 문제는 Arria V 및 Cyclone V 장치에 적용됩니다.

    해결 방법

    13.1 Quartus II 소프트웨어 릴리스에는 이 오류가 발생하지 않도록 적법성 검사가 포함되어 있습니다. 이전 버전에 대한 해결 방법은 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Cyclone® V FPGA 및 SoC FPGA
    Arria® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.