DisplayPort IP 코어 하드웨어 데모 예제 설계(버전 16.0 이전)에 문제가 있어 DisplayPort IP 코어 싱크가 인텔® GPU에 연결되어 있을 때 이미지가 보이지 않을 수 있습니다. RX 및 TX MSA 값이 올바르게 보일 수 있지만 모니터에는 이미지가 표시되지 않습니다. 이는 인텔 GPU에서 사용하는 클럭 모드와 DisplayPort IP 코어 소스 간의 불일치로 인한 것입니다. 인텔 GPU는 동기 클럭킹을 사용하고 DisplayPort IP 코어 소스는 비동기 클럭킹을 사용합니다. 이로 인해 하드웨어 데모 예시 설계에 두 가지 문제가 발생합니다.
먼저 하드웨어 데모 예제 디자인은 PCR(픽셀 클럭 복구) 모듈에 고정된 NVID 값을 사용합니다. 이 설정은 비동기 클럭킹을 사용하는 GPU를 위한 것이며 인텔 GPU에서는 작동하지 않습니다.
둘째, 클럭 모드로 인해 인텔 GPU는 RX MSA MISC0 레지스터의 비트 0을 1로 설정하고 DisplayPort IP 코어 소스는 TX MSA MISC0 레지스터의 비트 0을 0으로 설정합니다. 이러한 비트가 다를 수 있는 사양 내에 있지만, Nios® II 소프트웨어(특히 EDID 패스스루 코드)는 RX MSA MISC0이 TX MSA MISC0과 정확히 일치할 것으로 예상하고 불일치가 있는 경우 DisplayPort IP 코어 소스를 비활성화합니다.
먼저 PCR 모듈의 고정 NVID 값을 사용하여 최상위 Verilog 파일을 수정하여 비활성화합니다. 주 프로젝트 디렉토리에서 파일 a10_dp_demo.v 를 수정하여 한 줄씩 변경합니다.
보낸 사람:
defparam bitec_clkrec_i.FIXED_NVID = 1;
받는 사람:
defparam bitec_clkrec_i.FIXED_NVID = 0;
둘째, RX MSA MISC0 및 TX MSA MISC0 레지스터를 비교할 때 비트 0을 무시하도록 Nios II 소프트웨어를 수정합니다. 메인 프로젝트 디렉토리에서 파일 main.c 를 수정하여 두 줄을 변경합니다.
보낸 사람:
rx_misc0 = IORD(btc_dprx_baseaddr(0), DPRX0_REG_MSA_MISC0) 및 0xFFF F;
tx_misc0 = IORD(btc_dptx_baseaddr(), DPTX0_REG_MSA_MISC0) 및 0xFFF F;
받는 사람:
rx_misc0 = IORD(btc_dprx_baseaddr(0), DPRX0_REG_MSA_MISC0) 및 0xFFF E;
tx_misc0 = IORD(btc_dptx_baseaddr(), DPTX0_REG_MSA_MISC0) 및 0xFFF E;
이러한 수정을 한 후 스크립트 build_sw.sh 를 실행하여 소프트웨어 프로젝트를 재구축한 다음 Quartus® Prime 소프트웨어에서 프로젝트를 다시 컴파일합니다. 또는 스크립트 runall.tcl을 다시 실행하여 이 두 단계를 모두 수행할 수 있습니다.
이러한 두 가지 문제는 Quartus Prime 소프트웨어 v16.1 DisplayPort 하드웨어 데모 예시 설계에서 해결되었습니다.