중요 문제
설명
고성능 컨트롤러 II(HPC II)를 사용하는 설계 구성 및 상태 레지스터 활성화를 사용하는 아키텍처 인터페이스 옵션이 켜져 있고 CSR 주소에 액세스할 수 없습니다. 0×05 및 0×06개 콘텐츠.
이 문제는 고성능을 사용하는 모든 설계에 영향을 미칩니다. 구성 활성화와 함께 컨트롤러 II 아키텍처 및 상태 레지스터 인터페이스 옵션이 켜져 있습니다.
설계가 시뮬레이션에 실패하고 하드웨어에서 작동하지 않습니다.
해결 방법
CSR 주소 0×005 및 0×006 콘텐츠에 액세스하려면 수행하십시오. 다음 단계를 수행합니다.
- < 분산 이름>_controller_phy.v 파일을 엽니다.
- < 분산 이름>
_phy인스턴스화 아래의 다음 디버그 포트를 검색합니다. - 이러한 포트를 _example.v 파일로 내보냅니다.
- Avalon-MM 프로토콜을 사용하여 CSR 주소 0×005에 액세스하십시오. 디버그 포트를 통해 0×006개의 콘텐츠.
dbg_clk (클럭)
dbg_addr (주소)
dbg_cs (칩 선택)
dbg_waitrequest (대기 요청)
dbg_wr (쓰기 요청)
dbg_wr_data (데이터 쓰기)
dbg_rd (요청 읽기)
dbg_dr_data (데이터 읽기)
이 문제는 해결되지 않습니다.