문서 ID: 000080865 콘텐츠 형태: 오류 메시지 마지막 검토일: 2019-03-18

오류(10166): SystemVerilog RTL 코딩 오류(altpcieav_dma_hprxm_rdwr.sv(562): always_comb 구성은 순전히 조합 논리를 추론하지 않습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Standard 소프트웨어 버전 18.0 이상에 문제가 있는 경우, PCI Express* IP용 RXM BAR2 포트 또는 인텔® Arria® 인텔® Cyclone® 10GX Avalon®-MM DMA 인터페이스의 RXM BAR2 포트에 대한 버스트 기능을 활성화할 때 다음 분석 및 합성 오류가 발생합니다.

     

    오류(10166): SystemVerilog RTL 코딩 오류(altpcieav_dma_hprxm_rdwr.sv(562): always_comb 구성은 순전히 조합 논리를 추론하지 않습니다.

    오류(12152): 사용자 계층 구조 "*|altpcieav_256_app:g_avmm_256_dma.avmm_256_dma.altpcieav_256_app|altpcieav_dma_hprxm:hprxm_master|altpcieav_dma_hprxm_rdwr:hprxm_pcie_rdwr"

     

     

    해결 방법

    아래의 verilog 파일을 line_602 수정하여 다음과 같이 문제를 해결하십시오.

    파일 경로 :\ip\altera\altera_pcie\altera_pcie_hip_256_avmm\rtl\altpcieav_dma_hprxm_rdwr.sv

     

    보낸 사람:
    기본값: avmm_fbe[15:0] = 16'hFFFF;

    받는 사람:

    기본값: 시작
    avmm_fbe[15:0] = 16'hFFFF;
                   first_dw_holes = 10'h0;

     

    이 문제는 인텔® Quartus® Prime Standard 소프트웨어 버전 18.1 업데이트1 이상에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Cyclone® 10 GX FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.