중요 문제
트리플 스피드 이더넷 메가코어 기능이 복구되었을 수 있습니다. 타이밍 위반. 실패한 경로에는 전역 클럭 신호가 포함되어 있습니다. FPGA 코어 로직에서 구동.
복구 타이밍 위반이 하드웨어의 설계에 영향을 미칠 수 있습니다. 재설정하는 동안.
이 문제는 버전에서 Arria V 장치를 사용하는 모든 설계에 영향을 미칩니다. 트리플 스피드 이더넷 메가코어 기능 13.0.
Quartus II 소프트웨어에서 신호를 제한해야 합니다. 전역 클럭(GCLK)을 사용하지 않습니다. Quartus II 를 참조하십시오. 영향을 받는 사람들에게 적합한 경로를 찾는 소프트웨어 컴파일 보고서 경로를 재설정합니다. 예를 들어, 타이밍 위반 신호가 있는 경우 전역 재설정 altera_tse_reset_synhronizer_chain_out, 사용 다음 Quartus II 소프트웨어 할당을 통해 신호를 강제로 GCLK를 사용하지 않을 경우:
set_instance_assignment 이름 GLOBAL_SIGNAL OFF - altera_tse_ps_pma:altera_tse_pcs_pma_instlaltera_tse_top_1000_base_x:altera_tse_top_1000_base_x_instlaltera_tse_reset_synchronizer:reset_sync_0laltera_tse_reset_synchronizer_chain_out
이 문제는 향후 트리플 버전에서 해결됩니다. 속도 이더넷 메가코어 기능.