문서 ID: 000080951 콘텐츠 형태: 오류 메시지 마지막 검토일: 2020-06-12

내부 오류: 하위 시스템: FYGR, 파일: /quartus/fitter/fygr/fygr_cdr_op.cpp, 라인: 2875

환경

  • 인텔® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard Edition 소프트웨어 버전 19.1 이전의 문제로 인해 I/O 표준이 LVDS에 할당되었지만 이 핀이 LVDS IP에 연결되어 있지 않을 때 내부 오류가 나타날 수 있습니다. 이 문제는 Max® V 장치에서만 발생합니다.

    해결 방법

    문제를 해결하려면 핀이 LVDS IP에 연결되어 있지 않은 경우 I/O 표준을 LVDS에서 다른 유형의 I/O 표준으로 변경하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    MAX® V CPLD

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.