문서 ID: 000081157 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Why do the ‘busy’ and ‘reconfig_address_en’ ports go to an unknown state when I simulate dynamic reconfiguration in Stratix II GX devices and newer GX/GT/GZ devices?

환경

  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    '바쁜' 포트와 'reconfig_address_en' 포트는 Stratix 시작 시 예기치 않은 시뮬레이션 동작을 표시할 수 있습니다.® II GX 및 최신 GX/GT/GZ 제품군.이 시뮬레이션 문제를 해결하기 위해 다음 해결 방법을 구현할 수 있습니다.

     

    동적 재구성 컨트롤러 블록에는 reconfig_clk 입력 포트가 있습니다.  시뮬레이션에서 reconfig_clk 입력을 1 값으로 초기화하면 바쁜 포트와 reconfig_adddress_en 포트가 알 수 없는 상태(x 값)로 이동될 수 있습니다. 이 문제는 VHDL 및 Verilog 모델 모두에서 발생합니다.

     

    예를 들어, 다음 Verilog 코드가 이 동작을 일으킬 수 있습니다.

     

    초기 시작

        reconfig_clk = 1'b1; 클럭은 높은 로직에서 시작됩니다.

    끝

    항상 시작

        # reconfig_clk = ~reconfig_clk;

    끝

     

    이 문제를 해결하려면 시뮬레이션 테스트 벤치에서 reconfig_clk 입력 값을 0으로 초기화합니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    HardCopy™ IV GX ASIC 장치
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Stratix® II GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.