문서 ID: 000081158 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 소프트웨어 버전 7.2 SP3 이전의 Stratix III 장치에 대한 LVPECL 지원과 관련된 알려진 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, 행 I/O 은행의 전용 클럭 입력에서 LVPECL을 사용할 때 Quartus® II 소프트웨어 버전 7.2 SP3 이상에서는 LVPECL 클럭 입력과 동일한 은행의 출력 핀에 3.0V 및 3.3V I/O 표준을 할당할 수 있습니다.

STRATIX® III 장치의 행 뱅크에 있는 전용 클럭 입력 핀에서 LVPECL을 사용하는 경우 VCCPD는 2.5V에 연결되어야 합니다. VCCPD가 2.5V에 연결되면 I/O 뱅크는 2.5V 이하 또는 동일한 전압에 대해서만 출력 작업을 지원할 수 있습니다.

이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.