Quartus® II 소프트웨어에서 보고한 로직 활용도는 장치가 얼마나 가득 찼는지를 추정하는 것입니다. 장치에서 사용할 수 있는 반 적응 로직 모듈(반 ALM)의 수와 설계에 사용되는 반 ALM 수에서 계산된 백분율로 제공됩니다. Fitter 보고서에서 는 조합 ALUT/레지스터 쌍 과 조합 ALUT/레지스터/레지스터 트리플 이라는 용어가 반 ALM을 나타내는 데 사용됩니다. Stratix® IV, Arria® II, Cyclone® IV 또는 이전 제품군의 각 ALM에는 2개의 조합 논리 LUT와 2개의 레지스터가 있으며 조합 ALUT/레지스터 쌍으로 페어링됩니다. Stratix V, Arria V 및 Cyclone V 장치에는 ALM당 2개의 조합 LUT와 4개의 레지스터가 있으며, 조합 ALUT/레지스터/레지스터 트리플로 그룹화됩니다.
로직 활용도는 설계에 맞는 반 ALM의 수를 추정하고 이를 FPGA 사용할 수 있는 총 반 ALM 수의 백분율로 표현하여 계산됩니다. 로직 사용률은 아래 설명된 측면을 고려하기 때문에 레지스터 사용률 또는 조합 로직 사용률%가 아닌 장치가 얼마나 가득 차 있는지를 잘 표현합니다.
로직 사용률 메트릭은
- ( A - B C ) / (장치의 총 반 ALM 수)
A, B 및 C가 다음과 같이 정의되는 위치:
- A: 최종 배치에 사용된 조합 ALUT/레지스터 쌍 또는 최종 배치에 사용되는 조합 ALUT/레지스터/레지스터 트리플
배치 후 설계에서 완전히 또는 부분적으로 사용되는 반 ALM의 실제 수입니다.
- B: 설계가 성장함에 따라 ALUT와 레지스터를 페어링하여 복구 가능한 예상 쌍 또는 설계가 성장함에 따라 ALUT 및 레지스터를 페어링하여 복구 가능한 예상 트리플
이는 조합 ALUT 부품만 사용하는 반 ALM과 레지스터만 사용하는 반 ALM을 취하고 각 반 ALM이 조합 ALUT와 등록 리소스를 모두 사용하도록 그룹화하여 얼마나 많은 반 ALM을 해제할 수 있는지에 대한 Fitter의 추정치입니다. 가능한 각 그룹화에 대해 반 ALM이 복구됩니다. 따라서 이 수량은 보고서에 음수로 표시됩니다. 이 수량을 사용하면 Fitter가 모든 로직을 가능한 한 조밀하게 포장할 수 있다면 얼마나 많은 로직이 필요한지 추정하는 데 도움이 됩니다. 이러한 유형의 패킹은 라우팅성과 타이밍 성능을 위한 최적의 결과를 제공하지 못할 수도 있습니다.
- C: 예상 조합 ALUT/레지스터 쌍을 사용할 수 없음 또는 예상 조합 ALUT/레지스터/레지스터 트립을 사용할 수 없음
여러 가지 이유로 인해 Fitter는 모든 장치 리소스에 모든 논리를 완벽하게 포장할 수 없습니다. 예를 들어 일부 반 ALM은 사용된 입력 수로 인해 다른 반 ALM과 페어링할 수 없으며, 라우팅 제한으로 인해 일부 LB는 10개의 ALM으로 완전히 포장할 수 없습니다. 이 수량은 반 ALM 측면에서 사용할 수 없게 될 물리적 리소스의 가장 좋은 추정치입니다.