문서 ID: 000081487 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-06-04

DDR3 mem_reset_n 신호는 사용자가 액세스할 수 있는 레지스터에 의해 제어될 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 아니요, mem_reset_n 신호의 상태를 제어할 수 있는 사용자 액세스 레지스터가 없습니다. 사용자는 컨트롤러에 대한 global_reset_n 또는 soft_reset_n 입력을 주장하여 mem_reset_n 주장할 수 있습니다. mem_reset_n 액티브 로우로 설정된 시간은 DDR3 컨트롤러의 제어 하에 있습니다.
해결 방법

관련 제품

이 문서는 다음 항목에 적용됩니다. 20 제품

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Arria® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.