설명
트랜시버용 클럭 동기화기가 트랜시버의 전원 다운 입력에 추가되어 동일한 전원 다운 입력 소스로 구동되지 않는 각 TSE 트랜시버 블록에 대한 전원 다운 입력이 발생했기 때문입니다.
해결 방법
다음 패치는 각 IP TSE 트랜시버 블록에 전원이 공급되는 신호가 일반화되도록 하는 솔루션을 제공합니다.
다음 링크에서 해당 Quartus® II 소프트웨어 버전 10.1SP1 패치 1.77을 다운로드하십시오.
- Windows용 Quartus II 소프트웨어 버전 10.1SP1 패치 1.77
- Linux용 Quartus II 소프트웨어 버전 10.1SP1 패치 1.77
- Quartus II 소프트웨어 버전 10.1SP1 패치용 ReadMe 1.77
주의:
이 패치를 설치하기 전에 Quartus II 10.1 SP1 소프트웨어를 이전에 설치했거나 Quartus II 10.1 SP1 소프트웨어를 설치해야 합니다. 그렇지 않으면 패치가 올바르게 설치되지 않고 Quartus II 소프트웨어가 제대로 실행되지 않습니다.
패치를 설치한 후 설계를 컴파일하기 전에 트리플 스피드 이더넷 인텔® FPGA IP 재생성하십시오.