설명
패시브 시리얼(PS) 또는 패스트 패시브 병렬(FPP) 구성 모드에 대한 최대 구성 시간 사양은 없습니다. 따라서 PS 또는 FPP 구성 중에 DCLK를 일시 중지하거나 시간 초과로 인한 구성 장애를 일으키지 않고 DCLK에 매우 낮은 주파수를 사용할 수 있습니다.
환경
BUILT IN - ARTICLE INTRO SECOND COMPONENT
관련 제품
이 문서는 다음 항목에 적용됩니다. 29 제품
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA