문서 ID: 000081965 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-10-01

VREF 핀을 범용 일반 I/O 핀으로 사용할 때 IBIS 시뮬레이션을 수행하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

일반 목적 I/O 핀보다 VREF 핀에서 핀 용량이 더 높습니다.  IBIS 모델에는 일반 I/O 핀으로 사용할 때 VREF 핀에 대한 추가 핀 용량이 포함되어 있지 않습니다.  추가 용량을 고려하려면 IBIS 시뮬레이션에 입력 커패시터를 추가해야 합니다.

대상 장치에 대한 VREF 핀 커패시트 값에 대한 각 장치 데이터시트를 참조하십시오. 

 

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 16 제품

Cyclone® V GT FPGA
Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Cyclone® FPGA
Arria® V GT FPGA
Cyclone® III LS FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.