인텔® Arria® 10개 또는 인텔® Stratix® 10개 장치에 25G 이더넷 FPGA IP를 사용할 때 RS-FEC 정렬 마커가 정확합니까?

인텔® Arria® 10개 또는 인텔® Stratix® 10개 장치에 25G 이더넷 FPGA IP를 사용하는 경우, 옵션 RS-FEC 정렬 마커는 사양의 최종 버전에 부합하지 않습니다.

RS-FEC를 사용하는 링크에 대한 25G - 50G 사양 3.2.1.1.2 25G PCS 하위 레이어 작업에는 정렬 마커가 있어야 한다고 명시되어 있습니다.

[256] = 0

[255:0] ='{

0xC1, 0x68, 0x21, 0x33, 0x3E, 0x97, 0xDE, 0xCC, // AM0(PCS 레인 0)

0xF0, 0xC4, 0xE6, 0x33, 0x0F, 0x3B, 0x19, 0xCC, // AM1(PCS 레인 1)

0xC5, 0x65, 0x9B, 0x33, 0x3A, 0x9A, 0x64, 0xCC, // AM2(PCS 레인 2)

0xA2, 0x79, 0x3D, 0x33, 0x5D, 0x86, 0xC2, 0xCC}; AM3(PCS 레인 3)

25G 이더넷 IP는 다음과 같이 전송합니다.

[256] = 1

[255:0] ='{

0xC1, 0x68, 0x21, 0x33, 0x3E, 0x97, 0xDE, 0xCC, // AM0(PCS 레인 0)

0xF0, 0xC4, 0xE6, 0x00, 0x0F, 0x3B, 0x19, 0xFF, // AM1(PCS 레인 1)

0xC5, 0x65, 0x9B, 0x00, 0x3A, 0x9A, 0x64, 0xFF, // AM2(PCS 레인 2)

0xA2, 0x79, 0x3D, 0x00, 0x5D, 0x86, 0xC2, 0xFF}; AM3(PCS 레인 3)

정렬 마커 AM1, AM2 및 AM3는 잘못된 BIP3 및 BIP7 값의 0x00 및 0xFF 사용합니다. 0x33 및 0xCC AM0과 같이 사용해야 합니다.

사용자 가이드에 명시된 바와 같이, 25G 및 50G 이더넷 사양의 초안 1.6 버전에 부합하는 25G 이더넷 IP 때문입니다.

이 문제에 대한 해결 방법이 없습니다.

이 문제는 인텔® Quartus® Prime Design Software의 버전 19.1부터 해결되었습니다.