문서 ID: 000082265 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-02

200us의 tINIT 시간을 지정한 경우에도 DDR2 고성능(HP) 컨트롤러 시뮬레이션이 CKE에서 첫 번째 사전 충전(PCH) 명령까지 400n의 지연 시간을 표시하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

DDR2 HP 컨트롤러 시뮬레이션은 DDR2 HP 컨트롤러의 IP Megawizard에서 "자동 교정 시뮬레이션 옵션"에 대해 "빠른 교정"을 선택한 경우에도 200us의 tINIT 시간을 지정한 경우에도 CKE에서 첫 번째 PCH 명령으로 높은 400n의 tINIT 시간 및 400n의 지연 시간을 표시하지 않습니다. 이는 시뮬레이션 동작일 뿐 하드웨어에 나타나지 않습니다.

시뮬레이션에서 400n을 기다리려면 "전체 교정(긴 시뮬레이션 시간)"을 선택해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.